L’université de Santa Barbara et Intel proposent des solutions pour répondre au problème de dissipation de puissance dans les composants CMOS

, Partager

L’augmentation de la puissance dissipée et les problèmes thermiques qui en résultent posent une limitation majeure à la miniaturisation des composants électroniques à l’échelle nanométrique. Les solutions qui consistent à faire diminuer la température de fonctionnement sont sérieusement évaluées comme des possibilités pour améliorer les performances des microprocesseurs. Diminuer la température de fonctionnement d’un circuit CMOS améliore certes les performances mais augmente le coût global.
Des chercheurs de l’université de Santa Barbara (UCSB) ainsi qu’une équipe d’experts de chez Intel se sont associés afin d’étudier les compromis possibles entre refroidissement, dissipation de puissance et vitesse d’un microprocesseur. Les résultats de cette étude ont été présentés à l’occasion de la conférence, International Electron Devices, qui a eu lieu à Washington DC les 4 et 7 décembre 2005. L’article qui s’intitule, "Analysis and Implications of IC Cooling for Deep Nanometer Scale CMOS Technologies", démontre que même si le refroidissement augmente toujours les performances des composants, il existe une température de fonctionnement optimale au-dessus de laquelle il n’est plus efficace car trop coûteux. Différentes mesures thermiques ont été réalisées à partir de composants de technologie bulk-CMOS et SOI. Les résultats révèlent que le silicium sur isolant (SOI) offre une meilleure sensibilité au refroidissement, ce qui confirme l’intérêt de cette technologie.
Ce travail a été financé par Intel Corporation et le programme californien, Microelectronics Innovation and Computer Research Opportunities (MICRO), de soutien au développement de nouvelles technologies en électronique.

Source :


- University of California, Santa Barbara, College of Engineering - http://www.engineering.ucsb.edu/Announce/coolchips.html
- "Analysis and Implications of IC Cooling for Deep Nanometer Scale CMOS Technologies" Sheng-Chih Lin, Ravi Mahajan, Vivek De and Kaustav Banerjee, Department of Electrical and Computer Engineering, University of California, Santa Barbara, CA 93106
http://www.ece.ucsb.edu/Faculty/Banerjee/pubs/IEDM05_sclin.pdf

Rédacteur :

Raphael Allegre, vi.me@consulfrance-sanfrancisco.org

Voir en ligne : http://www.bulletins-electroniques….